verilog
Síntesis vs Desajuste de simulación

Introducción

Comparación

cable d = 1'bx; // decir del bloque anterior. Será 1 o 0 en hardware.

if (d == 1'b) // false en simulación. Puede ser verdad de falso en hardware

Lista de sensibilidad

wire a;
wire b;
reg q;
    
always @(a) // b missing from sensativity list
 q = a & b; // In simulation q will change only when a changes

En hardware, q cambiará cada vez que a o b cambie.