vhdl => Rekursivität

Einführung

Rekursivität ist eine Programmiermethode, bei der sich Unterprogramme selbst aufrufen. Es ist sehr praktisch, einige Probleme auf elegante und generische Weise zu lösen. VHDL unterstützt Rekursion. Die meisten Logik-Synthesizer unterstützen dies ebenfalls. In einigen Fällen ist die abgeleitete Hardware sogar noch besser (schneller, gleiche Größe) als bei der entsprechenden schleifenbasierten Beschreibung.

Berechnen des Hamming-Gewichts eines Vektors

-- loop-based version
function hw_loop(v: std_logic_vector) return natural is
  variable h: natural;
begin
  h := 0;
  for i in v'range loop
    if v(i) = '1' then
      h := h + 1;
    end if;
  end loop;
  return h;
end function hw_loop;

-- recursive version
function hw_tree(v: std_logic_vector) return natural is
  constant size: natural := v'length;
  constant vv: std_logic_vector(size - 1 downto 0) := v;
  variable h: natural;
begin
  h := 0;
  if size = 1 and vv(0) = '1' then
    h := 1;
  elsif size > 1 then
    h := hw_tree(vv(size - 1 downto size / 2)) + hw_tree(vv(size / 2 - 1 downto 0));
  end if;
  return h;
end function hw_tree;

Modified text is an extract of the original Stack Overflow Documentation

Lizenziert unter CC BY-SA 3.0

Nicht angeschlossen an Stack Overflow

vhdl
Rekursivität

Suche…

Einführung

Berechnen des Hamming-Gewichts eines Vektors